Tổ Tin Học
4. FlipFlop JK
FF JK được tạo từ FF RS theo sơ đồ sau:
Hình: Cấu tạo FF JK có ngã vào Pr và Cl tác động thấp.
Bảng sự thật của FF JK.
J K Q
Q
QJS
=
R = KQ C
K
Q
+
0 0 0 1 0 0
↓
Q
0 0 1 0 0 0
↓
Q
0 1 0 1 0 0
↓
Q=0
0 1 1 0 0 1
↓
0
1 0 0 1 1 0
↓
1
1 0 1 0 0 0
↓
Q=1
1 1 0 1 1 0
↓
1
1 1 1 0 0 1
↓
0
Từ bảng trên, ta có thể rút gọn thành bảng sau:
J K C
K
Q
+
0 0
↓
Q
0 1
↓
0
1 0
↓
1
1 1
↓
Đảo Q
Kết quả trên cho ta thấy: FF JK đã thoát khỏi trạng thái cấm và thay vào đó là
trạng thái đảo (khi J=K=1). Người ta lợi dụng trạng thái này để thiết kế mạch đếm.
5. FlipFlop D
Thiết kế FF D từ FF RS (hoặc FF JK) bằng cách nối một cổng đảo từ S qua R
(hoặc từ J sang K). Dữ liệu được đưa vào ngã vào gọi là ngã vào D.
Hình: Sơ đồ và ký hiệu FF D.
Trang 56 Chủ biên Võ Thanh Ân
SS Q
C
K
RRR
J
K
JJ Q
C
K
KKK
S,JS Q
C
K
R,KRR
D
DD Q
C
KKK
Giáo trình Kỹ Thuật Số
Bảng sự thật của FF D được biễu diễn như sau:
D C
K
Q
+
0
↓
0
1
↓
1
6. FlipFlop T
Nối chung 2 ngã vào của FF JK ta được FF T. Dưới đây là bảng sự thật và sơ đồ
ký hiệu của FF T.
Hình: Sơ đồ và ký hiệu FF T.
Bảng sự thật của FF T được biễu diễn như sau:
T C
K
Q
+
0
↓
Q
1
↓
Q
7. Mạch chốt D
Mạch chốt D hoạt động giống như FF D, chỉ khác nhau ở điểm ngã vào xung đồng
hồ C
K
được thay bằng ngã vào cho phép G, và tác động bằng mức chứ không bằng cạnh.
D G Q
+
×
0 Q
0 1 0
1 1
1
Hình: Ký hiệu mạch chốt D.
III. MẠCH GHI DỊCH
8. Sơ đồ nguyên tắc và vận chuyển
Hình: Sơ đồ mạch ghi dịch đơn giản.
Các FF D nối chung ngã vào C
K
để được tác động đồng thời, ngã ra Q của FF
trước nối với ngã vào D của FF sau. Ngã vào D
A
của FF đầu tiên gọi là ngã vào của dữ
Chủ biên Võ Thanh Ân Trang 57
JJ Q
C
K
KKK
T
TT Q
C
KKK
D Q
GG
D Q
C
KKK
D Q
C
KKK
D Q
C
KKK
D Q
C
KKK
Cl
Vào n i ố
ti pế
Q
A
Q
B
Q
C
Q
D
A B C D
Tổ Tin Học
liệu nối tiếp, các ngã ra Q
A
, Q
B
, Q
C
, Q
D
là các ngã ra song song, ngã ra của FF cuối cùng
(FF D) là ngã ra nối tiếp.
Trước khi mạch hoạt động, tác dụng một xung xóa các ngã vào
Cl
(đưa chân
Cl
xuống thấp rồi đưa lên cao như cũ) để các ngã ra Q
A
= Q
B
= Q
C
= Q
D
= 0.
Cho dữ liệu vào D
A
, sau mỗi xung đồng hồ, dữ liệu của tầng trước lần lượt truyền
qua tầng sau. Giả sử D
A
có dữ liệu lần lượt vào như sau: 3 bit cao, 2 bit thấp, 1 cao, 1
thấp. Ta có bảng sự thật của sơ đồ mạch như sau:
Vào Ra
Cl C
K
D
A
Q
A
Q
B
Q
C
Q
D
0
× ×
0 0 0 0
1
↓
1 1 0 0 0
1
↓
1 1 1 0 0
1
↓
1 1 1 1 0
1
↓
0 0 1 1 1
1
↓
0 0 0 1 1
1
↓
1 1 0 0 1
1
↓
0 0 1 0 0
Các mạch ghi dịch được phân loại tuỳ vào số bit (số FF), chiều dịch (trái/phải), các
ngã vào ra (nối tiếp/song song).
9. Vài IC ghi dịch tiêu biểu
a. Giới thiệu
Trên thị trường hiện có hiện có khá nhiều loại IC ghi dịch có đầy đủ chức năng
dịch trái, dịch phải, vào ra nối tiếp/song song. Sau đây, chúng ta khảo sát 2 IC tiêu biểu:
IC74164 là IC dịch phải 8 bit, IC 7495 là IC 4 bit, dịch phải, trái, vào ra nối tiếp/song
song.
b. IC 74164
GND
V
CC
MR
: Master Reset, tác động thấp. CP: Clock pulse, tác động cạnh lên.
c. IC 7495
Trang 58 Chủ biên Võ Thanh Ân
D Q
C
K
CP
Q
0
D Q
C
K
D Q
C
K
D Q
C
K
D Q
C
K
D Q
C
K
D Q
C
K
D Q
C
K
Q
1
Q
2
Q
3
Q
4
Q
5
Q
6
Q
7
A
B
MR
2
1
3 4 5 6 10 11 12 13
8
9
7
14
R
C
K
S Q
R
C
K
S Q
R
C
K
S Q
R
C
K
S Q
Q
0
S
D
S
Q
1
Q
2
Q
3
1CP
2CP
P
0
P
1
P
2
P
3
Giáo trình Kỹ Thuật Số
Hình: Sơ đồ mạch IC 7495.
Ý ngh a các chânĩ
S: Mode control input. D
S
: Serial data input.
P
0
→ P
3
: Parrallel data inputs. CP1: Serial clock.
CP2: Parrallel clock. Q
0
→ Q
3
: Parrallel data outputs.
N p d li u song songạ ữ ệ
Chuẩn bị dữ liệu ngã vào P
0
đến P
3
.
Cho S = 1, dữ liệu được đưa vào các ngã vào của các FF, CP
1
bị khoá, CP
2
là
ngã vào C
K
, dữ liệu xuất hiện ở ngã ra Q
0
đến Q
3
khi có cạnh xuống của C
K
.
N p d li u n i ti pạ ữ ệ ố ế
Cho S = 0.
Đưa dữ liệu nối tiếp vào D
S
, CP
2
bị khoá, CP
1
là ngã vào C
K
, khi có cạnh
xuống của C
K
dữ liệu dịch từng bit trên các ngã ra Q
0
đến Q
3
.
D ch ph iị ả
Nạp dữ liệu song song.
Đưa dữ liệu nối tiếp ở D
S
và cho C
K
tác động.
D ch tráiị
Nối ngã ra của FF sau vào ngã vào song song của FF trước.
P
3
là ngã vào nối tiếp.
Cho S = 1 để cách ly FF trước với FF sau.
CP
2
là ngã vào xung C
K
, dữ liệu sẽ được dịch trái ứng với cạnh xuống của
xung C
K
.
d. Ứng dụng của mạch ghi dịch
Mạch ghi dịch có nhiều ứng dụng.
Một số nhị phân khi dịch trái một bit, giá trị nhị phân sẽ được nhân lên gấp
đôi. Khi dịch phải 1 bit, giá trị nhị phân được chia 2 (lấy phần nguyên).
Trong máy tính, thanh ghi là nơi lưu tạm dữ liệu để thực hiện các phép tính,
các lệnh cơ bản như: quay, dịch phải, dịch trái,…
Ngoài ra, mạch ghi dịch còn những ứng dụng khác như: tạo mạch đếm vòng,
biến đổi nối tiếp ↔ song song.
Chủ biên Võ Thanh Ân Trang 59
Tổ Tin Học
IV. MẠCH ĐẾM
10.Giới thiệu
Lợi dụng tính đảo trạng thái của FF JK, người ta thực hiện mạch đếm. Chức năng
của mạch đếm là đếm số xung C
K
đưa vào ngã vào hoặc thể hiện số trạng thái có thể của
ngã ra và nếu xét khía cạnh tần số của tín hiệu thì mạch đếm có chức năng của mạch
chia tần, nghĩa là tần số tín hiệu ngã ra là kết quả của phép chia tần số của tín hiệu ngã
vào cho một số nào đó.
11.Mạch đếm đồng bộ
a. Mạch đếm đồng bộ n tầng đếm lên
Trong các mạch đếm đồng bộ, các FF chịu tác động đồng thời của xung C
K
.
Để thiết kế mạch đếm đồng bộ n tầng (ví dụ n = 4), trước tiên, ta lập bảng trạng
thái, quan sát bảng trạng thái suy ra cách mắc ngã vào JK của các FF sao cho mạch giao
hoán tạo trạng thái ngã ra đúng với bảng đã lập. Giả sử FF có xung C
K
tác động ở cạnh
xuống, với 4 FF mạch đếm được 2
4
= 16 trạng thái và số xung đếm được từ 0 đến 15,
với mạch đếm lên, ta có bảng trạng thái dưới đây.
C
K
Q
D
Q
C
Q
B
Q
A
Số xung đếm
Xóa 0 0 0 0 0
↓
0 0 0 1 1
↓
0 0 1 0 2
↓
0 0 1 1 3
↓
0 1 0 0 4
↓
0 1 0 1 5
↓
0 1 1 0 6
↓
0 1 1 1 7
↓
1 0 0 0 8
↓
1 0 0 1 9
↓
1 0 1 0 10
↓
1 0 1 1 11
↓
1 1 0 0 12
↓
1 1 0 1 13
↓
1 1 1 0 14
↓
1 1 1 1 15
↓
0 0 0 0 0
FF A đổi trạng thái sau từng xung C
K
vậy: T
A
= J
A
= K
A
= 1.
FF B đổi trạng thái nếu trước đó Q
A
= 1, vậy: T
B
= J
B
= K
B
= Q
A
.
FF C đổi trạng thái nếu trước đó Q
A
= Q
B
= 1, vậy: T
C
= J
C
= K
C
= Q
A
.Q
B
.
FF D đổi trạng thái nếu trước đó Q
A
= Q
B
= Q
C
= 1, vậy: T
D
=J
D
=K
D
=T
C
.Q
C
.
Ta được kết quả như hình sau:
Trang 60 Chủ biên Võ Thanh Ân
J Q
C
K
KKK
J Q
C
K
KKK
J Q
C
K
KKK
J Q
C
K
KKK
Cl
+
Q
A
Q
B
Q
C
Q
D
A B C D
Giáo trình Kỹ Thuật Số
Hình: Mạch đếm đồng bộ n tầng đếm lên.
b. Mạch đếm đồng bộ n tầng đếm xuống
Giả sử FF có xung C
K
tác động ở cạnh xuống, với 4 FF mạch đếm được 2
4
= 16
trạng thái và số xung đếm được từ 0 đến 15, với mạch đếm xuống, ta có bảng trạng thái
dưới đây.
C
K
Q
D
Q
C
Q
B
Q
A
Số đếm
Xóa 0 0 0 0 0
↓
1 1 1 1 15
↓
1 1 1 0 14
↓
1 1 0 1 13
↓
1 1 0 0 12
↓
1 0 1 1 11
↓
1 0 1 0 10
↓
1 0 0 1 9
↓
1 0 0 0 8
↓
0 1 1 1 7
↓
0 1 1 0 6
↓
0 1 0 1 5
↓
0 1 0 0 4
↓
0 0 1 1 3
↓
0 0 1 0 2
↓
0 0 0 1 1
↓
0 0 0 0 0
FF A đổi trạng thái sau từng xung C
K
vậy: T
A
= J
A
= K
A
= 1.
FF B đổi trạng thái nếu trước đó Q
A
= 0, vậy: T
B
= J
B
= K
B
=
A
Q
.
FF C đổi trạng thái nếu trước đó Q
A
= Q
B
= 0, vậy: T
C
= J
C
= K
C
=
BA
QQ .
.
FF D đổi trạng thái nếu trước đó Q
A
= Q
B
= Q
C
= 1, vậy: T
D
=J
D
=K
D
=
C
C
QT .
.
Ta được kết quả như hình sau:
Chủ biên Võ Thanh Ân Trang 61
J Q
C
K
KKK
J Q
C
K
KKK
Cl
+
Q
C
Q
D
C D
J Q
C
K
KKK
J Q
C
K
KKK
Q
A
Q
B
A B
Tổ Tin Học
Hình: Mạch đếm đồng bộ n tầng đếm xuống.
c. Mạch đếm đồng bộ n tầng đếm lên, xuống
Để có mạch n tầng đếm lên hoặc xuống, ta dùng một mạch đa hợp 2→1 có ngã
vào điều khiển C để chọn Q hoặc
Q
đưa vào tầng sau qua các cổng AND. Trong mạch
dưới đây, C = 0 mạch đếm lên, C = 1 mạch đếm xuống.
Hình: Mạch đếm đồng bộ n tầng đếm lên, xuống.
d. Tần số hoạt động lớn nhất của mạch đếm đồng bộ n tầng
Ta xét mạch đếm đồng bộ n tầng đếm lên, ta cần dùng 2 cổng AND. Trong trường
hợp tổng quát cho n tầng, số cổng AND dùng là n – 2 như vậy thời gian tối thiểu để tín
hiệu truyền qua mạch là:
T
min
= T
P FF
+ (n– 2).T
P AND
Tầng số cực đại xác định bởi:
ANDPFFP
TnTT
f
)2(
11
min
max
−+
==
Để gia tăng tần số làm việc của mạch, thay vì dùng cổng AND 2 ngã vào, ta phải
dùng cổng AND nhiều ngã vào và mắc theo kiểu:
T
A
= J
A
= KA = 1.
TB = JB = KB = Q
A
TC = JC = KC = Q
A
.Q
B
T
D
=J
D
=K
D
=Q
A
.Q
B
.Q
C
Như vậy tần số làm việc không phụ thuộc vào n và bằng:
ANDPFFP
TTT
f
+
==
11
min
max
e. Mạch đếm đồng bộ Modulo – N (N ≠ 2
n
)
Để thiết kế mạch đếm modulo – N, trước nhất ta phải chọn số tầng.
Số tầng là n phải thoả điều kiện: 2
n-1
< N < 2
n
.
Ví dụ: Thiết kế mạch đếm 10 (N = 10).
Trang 62 Chủ biên Võ Thanh Ân
J
Q
C
K
KKK
J
Q
C
K
KK
Cl
+
Q
C
Q
D
C D
J Q
C
K
KKK
J Q
C
K
KKK
Q
A
Q
B
A B
C
Giáo trình Kỹ Thuật Số
Ta thấy 2
4-1
= 2
3
< 10 < 2
4
, vậy số tần là 4.
Có nhiều phương pháp thiết kế mạch đếm đồng bộ modulo N. Sau đây, ta khảo sát
hai phương pháp: Phương pháp dùng hàm chuyển và phương pháp MARCUS.
i. Ph ng pháp dùng hàm chuy n (Transfer function)ươ ể
Hàm chuyển được định nghĩa như sau: Hàm có giá trị 1 khi có sự thay đổi trạng
thái của FF và hàm có giá trị 0 khi FF không đổi trạng thái.
Ta sẽ xác định hàm chuyển của FF JK. Dưới đây là bảng trạng thái của FF JK và
hàm chuyển H.
C
K
J K Q Q
+
H
↓
0 0 0 0 0
↓
0 0 1 1 0
↓
0 1 0 0 0
↓
0 1 1 0 1
↓
1 0 0 1 1
↓
1 0 1 1 0
↓
1 1 0 1 1
↓
1 1 1 0 1
Dùng bảng Karnaugh ta suy ra được biểu thức của H:
KQQJH
+=
Để thiết kế mạch đếm cụ thể, ta sẽ xác định hàm H cho từng FF trong mạch, so
sánh với biểu thức của hàm H suy ra J, K của các FF.
Ví dụ: Thiết kế mạch đếm 10 đồng bộ dùng FF JK.
Bảng trạng thái của mạch đếm 10 và giá trị của hàm H tương ứng.
C
K
Q
D
Q
C
Q
B
Q
A
Q
D+
Q
C+
Q
B+
Q
A+
H
D
H
C
H
B
H
A
1↓
0 0 0 0 0 0 0 1
0 0 0 1
2↓
0 0 0 1 0 0 1 0
0 0 1 1
3↓
0 0 1 0 0 0 1 1
0 0 0 1
4↓
0 0 1 1 0 1 0 0
0 1 1 1
5↓
0 1 0 0 0 1 0 1
0 0 0 1
6↓
0 1 0 1 0 1 1 0
0 0 1 1
7↓
0 1 1 0 0 1 1 1
0 0 0 1
8↓
0 1 1 1 1 0 0 0
1 1 1 1
9↓
1 0 0 0 1 0 0 1
0 0 0 1
10↓
1 0 0 1 0
0 0 0 1 0 1 1
Từ bảng sự thật trên, ta thấy:
11 ==⇒+==
AA
A
AA
KJQQH
Để xác định H
B
, H
C
, H
D
ta phải vẽ bảng đồ Karnaugh.
B
Q
Q
B
Q
B
Q
A
Q
D
Q
C
00 01 11 10
Q
B
Q
A
Q
D
Q
C
00 01 11 10
Q
B
Q
A
Q
D
Q
C
00 01 11 10
00 1 1 00 1
C
Q
00
01 1 1 01 1 Q
C
01 1
D
Q
Chủ biên Võ Thanh Ân Trang 63
Tổ Tin Học
11
× × × ×
11
× × × ×
11
× × × ×
10
× ×
10
× ×
C
Q
10 1
× ×
Q
D
A
D
BB
BA
DB
A
D
B
QQKJ
QQQQQQH
==⇒
+=
ABCC
CAB
C
ABB
QQKJ
QQQQQQH
==⇒
+=
ACABCC
DA
D
ABCD
QKQQQJ
QQQQQQH
==⇒
+=
;
Từ kết quả trên ta vẽ được mạch:
Hình: Mạch đếm 10.
ii. Ph ng pháp MARCUSươ
Phương pháp MARCUS cho phép xác định các biểu thức của J, K dựa vào sự khác
nhau của Q
+
so với Q sau mỗi lần tác động của xung C
K
.
Từ bảng trạng thái của FF JK ta có thể rút gọn lại bảng sau:
Q Q
+
J K
0 0 0
×
0 1 1
×
1 0
×
1
1 1
×
0
Để thiết kế mạch, ta so sánh Q
+
và Q để có được bảng sự thật cho J, K của từng
FF, sau đó xác định J và K.
Ví dụ: Thiết kế mạch đếm 10 bằng phương pháp MARCUS.
C
K
Q
D
Q
C
Q
B
Q
A
J
D
K
D
J
C
K
C
J
B
K
B
J
A
K
A
1↓
0 0 0 0 0
×
0
×
0
×
1
×
2↓
0 0 0 1 0
×
0
×
1
× ×
1
3↓
0 0 1 0 0
×
0
× ×
0 1
×
4↓
0 0 1 1 0
×
1
× ×
1
×
1
5↓
0 1 0 0 0
× ×
0
0
×
1
×
6↓
0 1 0 1 0
× ×
0
1
× ×
1
7↓
0 1 1 0 0
× ×
0
×
0 1
×
8↓
0 1 1 1 1
× ×
1
×
1
×
1
9↓
1 0 0 0
×
0 0
×
0
×
1
×
10↓
1 0 0 1
×
1 0
×
0
× ×
1
Từ bảng sự thật trên, ta thấy:
J
A
= K
A
= 1
Trang 64 Chủ biên Võ Thanh Ân
J Q
C
K
KKK
J Q
C
K
KKK
J Q
C
K
KKK
J Q
C
K
KKK
Cl
+
Q
A
Q
B
Q
C
Q
D
A B C D
Giáo trình Kỹ Thuật Số
Dùng bảng Karnaugh xác định các hàm còn lại. Ta thấy rằng, FF B và FF C có thể
xác định chung cho J và K vì chúng có cùng vị trí 1 và vị trí ×. FF D được xác định J và
K riêng.
Q
B
Q
A
Q
D
Q
C
00 01 11 10
Q
B
Q
A
Q
D
Q
C
00 01 11 10
00 1 1 00 1
01 1 1 01 1
11
× × × ×
11
× × × ×
10
× ×
10
× ×
A
D
BB
QQKJ ==
J
C
= K
C
= Q
B
Q
A
Q
B
Q
A
Q
D
Q
C
00 01 11 10
Q
B
Q
A
Q
D
Q
C
00 01 11 10
00 00
× × × ×
01 1 01
× × × ×
11
× × × ×
11
× × × ×
10
× × × ×
10 1
× ×
J
D
= Q
C
Q
B
Q
A
K
D
= Q
A
Ta được kết quả như trên.
12.Mạch đếm không đồng bộ
a. Mạch đếm không đồng bộ n tầng đếm lên (n=4)
Trong các mạch đếm đồng bộ, xung C
K
không tác động đồng thời lên các FF.
Từ bảng trạng thái của mạch đếm đồng bộ n tầng đếm lên (trình bày ở trên), ta
thấy nếu dùng FF JK với xung đồng hồ tác động cạnh xuống thì có thể lấy ngã ra của
tầng trước làm xung đồng hồ C
K
cho tầng sau, với điều kiện các ngõ vào JK đều được
đưa lên mức cao. Ta được mạch đếm không đồng bộ 4 bit, đếm lên.
Ta được kết quả như hình sau:
Hình: Mạch đếm không đồng bộ n tầng đếm lên.
Dưới đây là tín hiệu của xung C
K
và ngã ra của các FF.
0 1 2 3 4 5 6 7 8 9 10 1112 13 14 15 16
0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0
0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0
Chủ biên Võ Thanh Ân Trang 65
+
+
J Q
C
K
KKK
J Q
C
K
KKK
J Q
C
K
KKK
J Q
C
K
KKK
Cl
+
Q
A
Q
B
Q
C
Q
D
A B C D
+
C
K
Q
A
Q
B
Q
C
Q
D
Không có nhận xét nào:
Đăng nhận xét